Percobaan 1 kondisi 6
Butalah rangakaian seperti gambar percobaan 1 dengan mengguanakan RS flip flop dan output 7-segment.
.png)
4. Prinsip Kerja [Kembali]
5. Link Download [Kembali]
2. Gambar Rangkaian Simulasi [Kembali]
.png)
3. Video Simulasi[Kembali]
4. Prinsip Kerja [Kembali]
Pada kali ini kita melakukan percobaan rangkaian proteus dimana pada percobaan ini kondisi yang diambil yaitu Percobaan 1 Kondisi 6. Dimana pada percoabaan 1 kondisi 6 ini kita diminta membuat rangkaian seperti gambar pada percobaan 1 di modul dengan menggunakan RS flip flop dan Output Seven Segement. Pada percobaan ini menggunakan IC 74LS112 dimana IC ini adalah JK flip flop sedangkan pada kondisi 6 kita diminta Menggunakan RS flip flop, jadi karena diminta RS flip flop kita akan memutuskan atau tidak menghubungkan ke kaki J dan K. Dan keluaran atau output menggunakan Seven Segment. Seven segment akan kita hubungkan dengan IC 74LS47 sebagai decodernya. lalu pada rangkaian dapat kita lihat kita juga menggunakan Switch SPDT yang kita hubungkan ke power maka keluarannya akan 1. pada kaki RS IC 74LSS112 itu aktif low, Maka kelurannya akan dipengaruhi oleh clock.
Pada percobaan kali ini adalah counter asinkronus, yang di tandai dengan input clock dan flip flopnya berasal dari keluaran flip flop sebelunnya.Keluran pada counter terlambat atau kondisi fall time. sehingga output pada flip flop bergulingan atau berubah kondisi dan 0 dan 1. Pada kaki MSB flip flop terakhir dihubungkan ke kaki terakhir D sedangkan Kaki LSB flip flop pertama dihubungkan ke kaki pertama ke kaki A pada Decoder, Terakhir itu 7-segement itu keluarannya dari 0 ke 1 yang dimana ini diartikan sebagai Counter UP atau mengitung keatas.
5. Link Download [Kembali]
0 komentar:
Posting Komentar