Laporan Akhir Percobaan 1

Modul 1 
Gerbang Logika Dasar & Monostable Multivibrator

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal 

2. Hardware 

3. Video Rangkaian 

4. Analisa

5. Link Download

1. Jurnal [ Kembali]

2. Hardware [ Kembali ]

   Komponen Yang Digunakan :

  1. Gerbang AND

Gambar 1.3 (a) Rangkaian dasar gerbang AND (b) Simbol gerbang AND 

Tabel 1.3 Tabel Kebenaran Logika AND

 

Dapat kita ketahui seperti diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka outputnya juga akan bernilai nol.

       2. Gerbang OR

 

Gambar 1.4 (a) Rangkaian dasar gerbang OR (b) Simbol gerbang OR 

Tabel 1.4 Tabel Kebenaran Logika OR

Bila dilihat dari rangkaian dasarnya maka didapat tabel kebenaran seperti di atas. Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input bernilai 1 maka output akan bernilai 1 . Nilai output bernilai 0 hanya pada jika nilai semua input bernilai 0. 

       

      3. Inverter ( Gerbang Not)

 

  

 

Gambar 1.5 (a) Rangkaian dasar gerbang NOT (b) Simbol gerbang NOT Tabel 

1.5 Tabel Kebenaran Logika NOT

 

Gerbang NOT merupakan gerbang di mana keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan ,maka transistor akan jenuh dan keluaran akan bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.

      4. Gerbang Nor

 

Gambar 1.6 (a) Rangkaian dasar gerbang NOR (b) Simbol gerbang NOR 

Tabel 1.6 Tabel Kebenaran Logika NOR

Gerbang NOR adalah gerbang OR yang disambung ke inverter. Jadi nilai keluarannya merupakan kebalikan dari gerbang OR. 

      5. Gerbang NAND

Gambar 1.7 (a) Rangkaian dasar gerbang NAND (b) Simbol gerbang NAND 

Tabel 1.7 Tabel Kebenaran Logika NAND

Gerbang NAND adalah gerbang AND yang keluarannya disambungkan ke inverter. Dan nilai dari tabel kebenarannya merupakan kebalikan dari tabel kebenaran dari gerbang AND.

      6. Gerbang Exclusive OR (X-OR)

 

Gambar 1.8 (a) Rangkaian dasar gerbang X-OR (b) Simbol gerbang X-OR

Tabel 1.8 Tabel Kebenaran Logika X-OR

  

X-OR merupakan gerbang OR yang bersifat exlusif, di mana keluarannya akan nol jika masukannya bernilai sama, dan jika salah satu masukannya berbeda maka keluarannya akan bernilai 1.

3. Video Rangkaian [ Kembali ]

4.  Analisa [ Kembali ]

 1. Jelaskan  prinsip kerja rangkaian dalam setiap gerbang logika, minimal 3 (OR, NOT, XOR)

a.) Gerbang Logika OR

     Dari Pelaksanaan pretikum pada gerbang logika OR ini outputya akan berlogika 1dan LED hidup. Sedangkan jika kedua input (B1 dan B0)  berlogika 0 maka outputnya akan 0 sehingga LED mati. Sesuai dengan teori gerbang logika OR dimana output akaan berlogika 1 jika salah satu atau lebih output berlogika 1, sedangkan akan berlogika 0 apabila seluruh inputan berlogika 0.

b.) Gerbang Logika NOT

     Dari pelaksanaan pratikum pada gerbang logika NOT keluarannya akan bernilai berlawanan dengan inputnya. Oleh karena itu pada saat B1 diberi input berlogika 1, maka outputnya akan berlogika 0, sedangkan saat B1 diberi input berlogika 0, maka outputnya akan berlogika 1.

c.) Gerbang Logika XOR

    Dari pelaksanaan pratikum pada gerbang logika XOR  inputan (B0 atau B1) berlogika 1 atau inputannya berbeda maka outputnya akan berlogika 1 dan LED hidup, sedangkan jika inputan (B0 dan B1) berlogika sama maka outputnya akan bernilai 0. Sesuai dengan teori gerbang logika XOR dimana output akan berlogika 1 jika inputan mempunyai logika satu berjumlah ganjil.Dan akan bernilai 0 jika inputan 1 berjumlah genap.

d.) Gerbang Logika NOR

     dari pelaksanaan pratikum kini pada gerbang logika NOR  saat inputan (B0 atau B1) ada yang berlogika 1 maka outputnya akan berlogika 0, jika inputan (B1 dan B0) keduanya berlogika 1 maka outputnya akan berlogika 0, sedangkan jika kedua input (B1 dan B0) berlogika 0 maka outputnya akan berlogika 1. Sesuai dengan teori gerbang logika NORyang prinsipnya berkebalikan dengan gerbang logika OR dimana output akan berlogika 1 jika semua input berlogika 0.Dan akan bernilai 0 jika semua input berlogika 1.

5. Link Download [ Kembali ] 

Download datasheet  AND 
Download  datasheet  OR 
Download  datasheet  NOT 
Download  datasheet  NAND 
Download datasheet  NOR 
Download  datasheet XOR 

Download datasheet  XNOR 

Download untuk HTML 

Download untuk file simulasi rangkaian percobaan 1

Download Video